酒居がやっている研究

• メモリ結合型並列プロセッサMC1(1993〜1996)

  要約

  集中型共有メモリを持つプロセッサではプロセッサとメモリ間の 転送がボトルネックとなり、プロセッサ数の増加に従って性能が増加しない。 そこで、分散型の共有メモリを持つプロセッサのひとつの実装としてメモリ結合 を採用したプロセッサに関する研究。

  参考文献

  • 阿江 忠, 藤田 聡, 相原 玲二, 山中 太市郎, 酒居 敬一,
    ``光インターコネクション向きメモリ結合型超並列プロセッサアーキテクチャ'',
    信学技報, CPSY92-25, pp.41--46, (August 1992).

  • 酒居 敬一, 藤田 聡, 相原 玲二, 阿江 忠:
    ``メモリ結合型マルチプロセッサMC1について'',
    情処研報, 93-ARC-101-14, (August 1993).

  • 酒居 敬一, 園田 幸生, 佐伯 嘉崇, 阿江 忠,
    ``マルチポートメモリ結合を用いる並列プロセッサMC1の試作例
    --- ハイパーキューブ型とde Bruijn型 ---'',
    情処研報, 94-ARC-107-6, pp.41--48 (1994-07).

  • Tadashi Ae, Satoshi Fujita, Tsuyoshi Ando, Keiichi Sakai, Yutaka Fujihara:
    ``Optical Interconnection and Massively Parallel Processing'',
    Proceedings of 1st Workshop on Massively Parallel Processing using Optical Interconnections, pp.118--132, Cancun, Mexico, (1994).

  • Tadashi Ae, Satoshi Fujita, Keiichi Sakai, Yutaka Fujihara, Tsuyoshi Ando:
    ``A Multiprocessor for Neural Artificial Intelligence'',
    Proceedings of 1st International Conference on Applied Synergetic and Synergetic Engineering, pp.40--45, Erlangen, Germany, (1994).

  • Tadashi Ae, Tsuyoshi Toyosaki, Hikaru Fukumoto, Keiichi Sakai:
    ``ONBAM: An Objective-Neuron-Based Active Memory'',
    Proceedings of 1st International Conference on Algorithms and Architectures for Parallel Processing, Vol.1, pp.231--234, Brisbane, Australia, (1995).

  • Tadashi Ae, Keiichi Sakai, Tsuyoshi Toyosaki:
    ``Neural Artificial Intelligence System'',
    14th International Congress on Cybernetics, Namur, Belgium, (1995).

• ハードウェアスタックプロセッサHSP(1996〜1997)

  要約

  当初、教育用プロセッサとして設計・実装していたプロセッサを演算器部分を 複数持たせることでVLIWプロセッサとして改良していった。FPGAに実装するところ まですすんだが、ゲートアレイで実装する機会を得たこと、主に研究を進めていた 院生が卒業したことによりVLIWプロセッサを前面に押し出して研究を進めて行くようになる。

  参考文献

  • Tadashi Ae, Kouji Nishimura, Reiji Aibara, Keiichi Sakai and Kiyoshige Nakamura,
    ``Real-time multimedia network system using VLIW hardware stack processor'',
    Proc. IEEE Workshop on Parallel and Distributed Real-Time Systems, Santa Barbara, America, pp.84--89, (Apr. 1995).

  • 中村 浄重，日笠 雄一郎，酒居 敬一，阿江 忠，
    ``VLIWハードウェアスタックプロセッサ，''
    情処研報，95-ARC-113-2，pp.9--16，(Aug. 1995).

  • 中村 浄重，酒居 敬一，阿江 忠，
    ``実時間マルチメディア処理のためのVLIW ハードウェアスタックプロセッサ，''
    信学技報，CPSY95-117，pp.31--38，(Mar. 1996).

  • Kiyoshige Nakamura, Keiichi Sakai and Tadashi Ae,
    ``A VLIW processor for real-time signal processing,''
    Proceedings of International Symposium on Signal Processing and its Applications, Gold Coast, Australia, vol.2, pp.664--667, (Aug. 1996).

  • Kiyoshige Nakamura, Keiichi Sakai and Tadashi Ae,
    ``Real-time Multimedia Data Processing using VLIW Hardware Stack Processor'',
    Proceedings of The Joint Workshop on Parallel and Distributed Real-Time Systems, Geneva, Switzerland, pp.296--301, (Apr. 1997).

  • 鳥海 賢治, 大谷 健治, 中村 浄重, 酒居 敬一, 阿江 忠,
    ``マルチメディアデータ処理向きプロセッサの評価'',
    信学技報、VLD97-32 (Jun. 1997)

  • 中村 浄重, 酒居 敬一, 阿江 忠,
    ``VLIWハードウェアスタックプロセッサを用いたマルチメディアデータ処理'',
    信学論, Vol.J81-D-I, No.1, pp.21-27 (Jan. 1998)

• VLIWプロセッサSBC(1997〜2003)

  要約

  250kゲート下地のSOGゲートアレイMSC5250に、演算器4個から構成されるVLIWプロセッサを 実装した。VDEC 東京大学 大規模集積システム設計教育研究センターから提供されたCADを使用し、 酒居と金蔵君(当時4年生)の2人で約半年で 設計した。チップのレイアウトおよび製造はNELに依頼した。 実際に使用したゲート数は約150kゲートであるがレイアウトのプロット図 を見る限りではチップの面積を使い尽くしている。

  このチップ製作にあたり、通産省産業科学技術研究開発制度の一環としてNEDOからFEDを通じて 委託された「脳型コンピュータ・アーキテクチャの研究開発」の支援を受けていることを 付記し、謝意を表したい。

  参考文献

  • 阿江 忠, 酒居 敬一, 荒木 宏行, 片川 健一, 樋渡 咲, 金子 悟士,
    ``２レベル脳型コンピュータの道路交通システムへの応用'',
    信学技報、PRMU-11 (May 1997)

  • 日笠 雄一郎, 荒木 宏行, 酒居 敬一, 阿江 忠,
    ``分枝限定法の並列実装の一方法'',
    信学技報、SS97-47 (Jan. 1998)

  • 酒居 敬一, 金蔵 善紀, 小松 斉一, 石本 健一, 阿江 忠:
    ``VLIWプロセッサSBCについて'',
    信学技報, CPSY98-48, pp.1--8 (Aug. 1998).

  • 酒居 敬一,大谷 健治, 阿江 忠,
    ``ハードウェアスタックVLIWプロセッサSBCの概要'',
    情報処理学会第56回(平成10年前期)全国大会, 5N-1 (Mar. 1998)

  • 小松 斉一, 酒居 敬一, 阿江 忠,
    ``ハードウェアスタックVLIWプロセッサSBCのためのコンパイラ'',
    情報処理学会第56回(平成10年前期)全国大会, 5N-2 (Mar. 1998)

  • Tadashi Ae, Keiichi Sakai, Hiroyuki Araki and Naoya Honda,
    ``Hardware of Structured Brain Computer'',
    2nd International Conference on Knowledge-based Intelligent Electronic Systems, vol.3 pp.533--540, Adelaide, Australia (Apr. 1998)

  • Tadashi Ae, Hiroyuki Araki, Keiichi Sakai:
    ``Structured Brain Computing and its Learning'',
    Proceedings of 2nd International Conference on Computing Anticipatory Systems, CP465, pp.111--120, Liege, Belgium (Aug. 1998).

  • Tadashi Ae, Hiroyuki Araki and Keiichi Sakai,
    ``Learning Algorithm for Structured Brain Computer'',
    The 1998 International Conference on Imaging Science, Systems, and Technology (CISST'98), Las Vegas, Nevada, USA (1998).

  • Kenji Otani, Keiichi Sakai and Tadashi Ae,
    ``Design and Simulation of a VLIW Processor'',
    The 1998 International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA'98), Las Vegas, Nevada, USA (1998).

  • Tadashi Ae, Hiroyuki Araki, Keiichi Sakai:
    ``Complex FPGA Architecture for Structured Brain Computer'',
    Proceedings of 1998 Workshop on Reconfigurable Computing, pp.40--43, Paris, France, (Oct. 1998).

  • Tadashi Ae, Keiichi Sakai, Hiroyuki Araki, Naoya Honda,
    ``Learning-Based System for Real-Time Imaging'',
    Applications of Artificial Neural Networks in Image Processing IV, Proceedings of SPIE Vol.3647, pp.154--163 (1999).

  • Tadashi Ae, Hiroyuki Araki, Keiichi Sakai:
    ``Automaton-Based Anticipatory System'',
    International Journal of Computing Anticipatory Systems, Vol.6, pp.67--74 (2000).

  • Keiichi Sakai, Itaru Fujiwara, Tadashi Ae,
    ``Extended VLIW Processor for Real-Time Imaging'',
    Real-Time Imaging V, Proceedings of SPIE, Vol.4303, pp.43--50 (2001).

  • Tadashi Ae, Hiroyuki Araki, Keiichi Sakai:
    ``Structured Vector Addition System --- A Simulated Brain Model for Creative Activity ---'',
    International Journal of Computing Anticipatory Systems, Vol.8, pp.21--32 (2001).

  • Tadashi Ae, Keiichi Sakai, Hiroyuki Araki:
    ``Brain Agent Model using Vector State Machine'',
    International Journal of Computing Anticipatory Systems, Vol.12, pp.35--45 (2002).

  • Eiji Kimura, Keiichi Sakai, Tadashi Ae:
    ``Sequence Generation using Vector State Machine'',
    Proceedings of Decision Technology and Intelligent Information Systems on InterSymp-2002, Vol.III, pp.26--30, Baden-Baden, Germany, (Jul. 2002).

  • Tadashi Ae, Keiichi Sakai, Keiji Otaka, Ngyuyen Duy Thien Chuong, Yuuki Obara:
    ``Trajectory Recognition using State Transition Learning'', Image Processing: Algorithms and Systems II, Proc. of SPIE, Vol.5014, Santa Clara, USA, (2003).

• データ駆動型プロセッサとか組込みとかの研究(2003〜)

  参考文献

  • Yoshiaki KONDO and Keiichi SAKAI
    ``SSS on Data Driven Processor'',
    Proceedings of International Conference on Next Era Information Networking (NEINE'04), pp.414-417 (Sep. 2004).

  • Takahisa KAWAMURA, Makoto TSUDO, Kensuke HATTORI, Keiichi SAKAI
    ``Effectiveness of Data-Driven Processor Embedded in Real-Time Systems'',
    Proceedings of International Conference on Next Era Information Networking (NEINE'05), pp.464-467 (Sep. 2005).

  • Kuniyoshi MISE, Yasuhisa NOICHI, Keisuke KOITO, Keiichi SAKAI
    ``Practical Performance Evaluation and Analysis on Conventional Processor'',
    Proceedings of International Conference on Next Era Information Networking (NEINE'05), pp.478-481 (Sep. 2005).

  • 川村亨久, 通堂　真, 服部健輔, 酒居敬一
    ``リアルタイム制御とデータ駆動アーキテクチャの相性評価'',
    第4回情報科学技術フォーラム(FIT2005), C-006 (Sep. 2005).

  • 三瀬邦義, 乃一泰久, 小糸啓介, 酒居敬一
    ``実用処理における汎用プロセッサの拡張命令の性能評価'',
    第4回情報科学技術フォーラム(FIT2005), C-008 (Sep. 2005).

  • Toshikazu AOE, Keisuke KOITO, Keiichi Sakai
    ``Game Simulation Planning for Emotion Representation'',
    Proceedings of International Conference on Next Era Information Networking (NEINE'06), pp.352-355 (Sep. 2006).

  • Keiichi SAKAI, Yuji HARADA
    ``Study of Functional Data Flow Graph'',
    Proceedings of International Conference on Next Era Information Networking (NEINE'06), pp.356-357 (Sep. 2006).

  • Yohei NAKAMACHI, Keisuke KOITO, Keiichi SAKAI
    ``Software Tools for Verifying Software-Defined ADC and DAC'',
    Proceedings of International Conference on Next Era Information Networking (NEINE'06), pp.358-359 (Sep. 2006).

  • 小糸 啓介, 通堂 真, 岩田 誠, 酒居 敬一
    ``データ駆動型プロセッサによる ソフトウェアA/D・D/A変換器の実装'',
    情処研報, 2006-ARC-169-31, pp.181-186 (Aug. 2006).

  • Junichiro SHIBATA, Keiichi SAKAI, Keisuke KOITO:
    ``Data Path Design between DDP and DVI Transmitter'',
    Proceedings of International Conference on Next Era Information Networking (NEINE'07), pp.152-155 (Sep. 2007).

  • Kotaro TAKAHASHI, Keiichi SAKAI and Keisuke KOITO:
    ``A Design of Device Driver which Emulate Data-Driven Processor as Library Function'',
    Proceedings of International Conference on Next Era Information Networking (NEINE'07), pp.432-433 (Sep. 2007).

  • Naoki WATANABE, Keiichi SAKAI, Keisuke KOITO:
    ``Design and Implementation of Client Software for Image Data Processing'',
    Proceedings of International Conference on Next Era Information Networking (NEINE'07), pp.434-435 (Sep. 2007).

  • Kazushi TANOUCHI, Keiichi SAKAI, Keisuke KOITO:
    ``A data path design DDP and USB'',
    Proceedings of International Conference on Next Era Information Networking (NEINE'07), pp.436-437 (Sep. 2007).

  • Keisuke KOITO, Keiichi SAKAI:
    ``A Design of Universal I/O for Data-Driven Processor'',
    Proceedings of International Conference on Next Era Information Networking (NEINE'07), pp.438-441 (Sep. 2007).

  • 酒居敬一, 荻原剛志
    ``情報系学部教育におけるアセンブリ言語を用いた組込みシステム開発実験の試み'',
    組込みシステムシンポジウム2007(ESS2007) 論文集, pp.6-14 (Oct. 2007).

  • Keisuke Koito, Keiichi Sakai, and Makoto Iwata
    ``A Software-Defined ADC and DAC on Data-Driven Processor'',
    Proceedings of The 2008 International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA' 2008)), Vol. II, pp.717-723, Las Vegas, Nevada, USA (2008).

• 余興(1999〜)

  要約

  よーするに高速化したということです。

  参考文献

  • 酒居 敬一, 光成 滋生, 成田 剛, 石田 計, 藤井 寛, 庄司 信利,
    ``MP3エンコーダの高速化''
    SWoPP沖縄'01, 2001-ARC-144-25, pp.141--146 (2001).

  • 酒居 敬一, 光成 滋生, 成田 剛, 石田 計, 藤井 寛, 庄司 信利,
    ``MP3エンコーダの高速化実装'',
    情報処理学会論文誌, 第43巻, 第4号, pp.1028--1038 (2002).